FPGA/ASIC Verifikation mit VHDL

Martin Gysi am 22.06.2009

Datum: 08./09.09.2009 Dauer: 2 Tage Preis: CHF 950.-- Kurzbeschreibung: Aufsetzen von Verifikationsprozess. Praxisanwendung der neu erworbenen Theoriekenntnisse.

 

Fachhochschule Nordwestschweiz

Hochschule für Technik

Steinackerstrasse 5, 5210 Windisch

Tel. direkt: 056 462 46 60

Fax 056 462 44 15

Tags: Bildung,

Kommentare

Die aktuelle Ausgabe

Werbung