FPGA/ASIC Verifikation mit VHDL

Barbara Fischer am 22. 6. 2009

Datum: 08./09.09.2009
Dauer: 2 Tage
Preis: CHF 950.–
Kurzbeschreibung: Aufsetzen von Verifikationsprozess. Praxisanwendung der neu erworbenen Theoriekenntnisse.

Fachhochschule Nordwestschweiz
Hochschule für Technik
Steinackerstrasse 5, 5210 Windisch
Tel. direkt: 056 462 46 60
Fax 056 462 44 15


Tags:

Diesen Beitrag drucken Diesen Beitrag drucken

Kommentar schreiben